una ayuda para aquellos que la nececiten.
Introducción:
En el siguiente trabajo veremos algunas de las muchas familias lógicas enfocándonos principalmente en las TTL y CMOS, sin olvidar a otras menos importantes alas cuales también nos referiremos. Teniendo en cuenta una breve explicación del funcionamiento de las más importantes aplicaciones en circuitos integrados de cada familia.
Objetivo general.
Como objetivo general resaltamos el hecho de entender cada una de las diferentes, funciones de las familias lógicas en la fabricación de circuitos integrados, así como de aprender a aplicar lo previamente entendido en la realidad por medio de la implementación de circuitos integrados en nuestras diferentes creaciones, todo en pro de la asimilación cabal de toda la información aquí presentada.
Familias lógicas.
_______________________________________________________________
CMOS (complementary metal oxide semiconductor)
CMOS es una de las familias lógicas empleadas en la fabricación de circuitos integrados, y de hecho es la mas usada en la actualidad; su principal característica es que sus circuitos están fabricados con transistores P mos y N mos, los cuales están dispuestos en forma que si no hay energía, el único consumo de la misma que se produzca sea por las corrientes parasitas.
La tecnología utilizada para fabricar la familia de circuitos integrados lógicos CMOS, admite una amplia gama de tensión de alimentación que se halla comprendida entre los 3V y los 15V o más no obstante, se recomienda utilizar un máximo de 12V para evitar un deterioro prematuro. Debido a este amplio rango, los niveles lógicos vienen definidos a su vez por el rango de tensión comprendida aproximadamente entre los 0V y 1/3 Vcc para el estado L (bajo) y los 2/3Vcc y Vcc para el estado H (alto). La tecnología CMOS, dispone de un rango de tensión para su alimentación que como puede verse es más amplio que la familia TTL (la cual se encuentra entre 4'75V y 5'25V), con la ventaja añadida que su consumo es alrededor de 10 veces menor que el obtenido por la familia TTL, incluso así, la cargabilidad, o sea, la capacidad de carga en la salida de una puerta CMOS es de unas 400 frente a las 10 que admite la TTL, el rechazo al ruido es el factor que le hace más utilizada esta familia en la industria. Todas esta ventajas, frente a una menor velocidad de transmisión en cuyo caso la CMOS se ve comprometida, podemos decir que es muy lenta, en casos extremos puede alcanzar los 50Mhz. frente a los 250Mhz. de la serie TTL estándar.
La aplicación mas usada de la familia CMOS es su inversor:
Cuando la entrada es “1” lógico, (como ya dijimos entre 3V y 15V) el transistor de canal N esta conduciendo y el de tipo P no lo está. Es por esto que el transistor N deja pasar la tierra, la cual se convierte en la salida de la compuerta; en lógica: “1” lógico, fue convertido a “0” lógico.
Cuando la entrada es “0” lógico, el transistor de canal P conduce y el de canal N no lo hace, es por esto que la salida del transistor de canal P se convierte en la salida de la compuerta; en lógica: “0” lógico, fue transformado a “1” lógico.
En cualquier estado lógico, un transistor MOS esta encendido mientras el otro esta apagado. Debido a que un transistor siempre esta apagado, la disipación de potencia CC del circuito CMOS es en extremo baja, por lo común del orden de 10 nW. El principal gasto de potencia ocurre cuando el circuito CMOS cambia de estado.
La segunda compuerta mas aplicada de los CMOS es la NAND:
Este consiste en dos transistores de canal P en paralelo y dos de canal N en serie.
Cuando la entrada en A y B es “1”lógico los transistores de canal P no son polarizados; en cambio los de canal N son polarizados ambos, produciendo que estos conduzcan un “0” lógico el cual se va a convertir en la salida de la compuerta.
Cuando la entrada en A es “1” lógico y en B es “0” lógico (o viceversa), unos de los transistores de canal N conduce y otro no lo hace, y dado que están en serie la tierra no es conducida; en cambio siempre y cuando llegue un “0” lógico a “A” o a “B” se van a polarizar cualquiera de los dos transistores de canal P el cual va a conducir va a conducir un “1” logico desde Vdd, convirtiéndose este en la salida de la compuerta.
Cuando la entrada en A y en B es “0” logico los transistores de canal n no son polarizados, en cambio los de canal P lo son ambos, y estos conducen un “1” lógico que se convierte en la salida de la compuerta.
Como ya habíamos dicho anteriormente la principal ventaje de los circuitos CMOS es su bajísimo consumo de potencia, otra ventaja es su facilidad de diseño y el hecho de que su tecnología de fabricación esta ya muy avanzada y por tanto se pueden obtener gran densidad de circuitos a un precio mucho menor; por otra parte la desventaja de estos es su velocidad relativamente baja con respecto a otras familias lógicas, otra desventaja es su susceptibilidad a latch up(tipo de cortocircuito hecho por la creación inadvertida de una resistencia en los MOSFET, la cual dificulta su funcionamiento) y que si el circuito es demasiado pequeño las corrientes parasitas llegan a ser comparables con las dinámicas, lo cual puede producir errores.
TTL (transistor-transistor-logic):
Los circuitos de tecnología TTL se prefijan normalmente con el número 74 (54 en las series militares e industriales). A continuación un código de una o varias cifras que representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito. Con respecto a las familias cabe distinguir:
· TTL : Serie estándar
· TTL-L (low power) : Serie de bajo consumo
· TTL-S (schottky) : Serie rápida (usa diodos Schottky)
· TTL-AS (advanced shottky) : Versión mejorada de la serie anterior
· TTL-LS (low power shottky) : Combinación de las tecnologías L y S (es la familia más extendida)
· TTL-ALS (advanced low power shottky) : Versión mejorada de la serie AS
· TTL-F (FAST : fairchild advanced schottky)
· TTL-AF (advanced FAST) : Versión mejorada de la serie F
· TTL-HC (high speed C-MOS) : Realmente no se trata de tecnología TTL bipolar sino CMOS
· TTL-HCT (high speed C-MOS) : Serie HC dotada de niveles lógicos compatibles con TTL
El circuito mas usa do en la tecnología TTL es su inversor (que tiene el mismo fin que el inversor CMOS con la diferencia de su velocidad):
· Cuando la entrada es “1” lógico, el transistor Q1 se encuentra en polarización inversa de base con emisor, esto produce una corriente desde la base al colector, esta corriente polariza Q2 el cual conduce un positivo hasta Q3 el cual también es polarizado y conduce un “0” lógico a la salida de la compuerta.
· Cuando la entrada es “0” lógico, Vcc atraviesa el transistor Q1, esto produce un flujo de huecos de la base al emisor de Q1; a su vez esto causa la polarización de Q4 por medio de R2, al esta Q4 polarizado, este conduce un “1” lógico a través de D2 convirtiéndose este “1” en la salida de la compuerta.
Puerta NAND en tecnología TTL estándar.
La tecnología TTL se caracteriza por tener tres etapas, siendo la primera la que le nombre:
· Etapa de entrada por emisor: Se utiliza un transistor multiemisor en lugar de la matriz de diodos de DTL.
· Separador de fase: Es un transistor conectado en emisor común que produce en su colector y emisor señales en contratase
· Driver: Está formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.
Esta configuración general varía ligeramente entre dispositivos de cada familia, principalmente la etapa de salida, que depende de si son búferes o no y si son de colector abierto, tres estados (ThreeState), etc. Mayores variaciones se encuentran entre las distintas familias: 74N, 74L y 74H difieren principalmente en el valor de las resistencias de polarización, pero la mayoría de los 74LS (y no 74S) carecen del transistor multiemisor característico de TTL. En su lugar llevan una matriz de diodos Schottky (como DTL). Esto les permite aceptar un margen más amplio de tensiones de entrada, hasta 15V en algunos dispositivos, para facilitar su interface con CMOS. También es bastante común, en circuitos conectados a buses, colocar un transistor pnp a la entrada de cada línea, para disminuir la corriente de entrada y así la cargar menos el bus. Existen dispositivos de interface que integran impedancias de adaptación al bus para disminuir las reflexiones u aumentar la velocidad.
Otras familias lógicas.
A continuación mencionaremos otras familias lógicas muy usadas en la actualidad y que cabe resaltar su importancia:
DTL (diode-transistor-logic):
Las siglas DTL vienen de las iníciales de las palabras inglesas “Diode Transistor Logic”. Es decir estamos tratando con una familia compuesta básicamente por diodos y transistores (sin olvidar a las resistencias). Los diodos se encargan de realizar la parte lógica y el transistor actúa como amplificador inversor. Esta separación de funciones nos permite empezar a estudiar esta familia viendo como se construye la lógica con los diodos.
Empezamos por presentar una puerta AND con diodos:
Cuando una cualquiera de las entradas (o ambas) esté a nivel lógico bajo (Digamos 0.2v) el diodo conectado a dicha entrada estará bien polarizado colocando la salida a un nivel de tensión de 0.9v; o sea, a nivel lógico bajo.
Cuando las dos entradas estén a nivel lógico alto (suponemos 5v), ningún diodo puede conducir, no hay circulación de corriente por la resistencia y de ello se deduce que la salida está a 5v, o sea a nivel lógico alto.
El problema de está puerta así construida es el alto nivel de tensión que requiere para ver un nivel alto (4v lo interpretaría como nivel lógico bajo). La diferencia entre el nivel lógico bajo y alto es muy pequeña (muy baja inmunidad al ruido).
Para obtener una puerta DTL básica (tipo NAND) debemos incluir un par de
diodos a la salida, mejorando de esta forma el aspecto comentado en el párrafo anterior y un transistor que va a restaurar el nivel de tensión perdido por dichos diodos y va a mejorar las características de salida. El circuito completo puede verse en la siguiente figura:
· Cuando unas de las entradas (o ambas) esta a nivel lógico bajo (y/o la otro en alto), el diodo asociado conducía y por tanto colocaba una tensión baja en el punto P esta tensión, hacia que el transistor Q1 entrara en corte ya que su base no esta correctamente polarizada y la salida será a un nivel alto.
· Cuando ambas entradas están a nivel lógico alto, los diodos D1 y D2 no conducirán, por tanto las entradas de los diodos D3 y D4 estarán bien polarizadas, polarizando también la base de Q1 esto lleva al transistor a saturación produciendo una salida de nivel lógico bajo.
RTL (resistor-transistor-logic):
Como su nombre lo indican las puertas de esta familia están hechas con resistencias y transistores bipolares, el esquema básico de una compuerta NOR es el siguiente:
Consideremos las dos entradas en nivel alto, es decir “1” lógico, suponiendo que este nivel alto sea de 3V, entonces tanto Q1 (transistor 1), como Q2 (transistor 2) están saturados, ya que tienen sus bases bien polarizadas, es decir, mas positivas que su emisor y se les suministra suficiente intensidad de base. Con esto se cumple la lógica de la compuerta:
· Si en ambas puertas hay alta entrada ambos transistores estarán saturados y producirán una salida alta; en lógica: “1” y “1” la salida será alta es decir “1”.
· En otro caso colocamos una entrada alta a una y una entrada baja a otra, ¿que pasa?; en principio nada pues uno de los transistores seguirá saturado y este aportara entonces el doble de corriente que en el anterior caso, esta seria la única variación que tendríamos con respecto al caso anterior; en lógica: “1” y “0”, o bien, “0” y “1” producirán “1”.
· El tercer caso seria que colocáramos una entrada baja es decir un “0” lógico a cada entrada, en este caso, las bases de los transistores no estarían adecuadamente polarizadas por lo cual ambos transistores entraran en corte y la salida será baja; en lógica: “0” y “0” producirían “0”.
Combinación de compuertas lógicas.
Cuando observamos un diagrama circuito de circuito lógico en un equipo digital, en realidad no vemos solo una compuerta lógica; estamos mirando una gran cantidad de combinaciones de la mismas, todos los circuitos combi nacionales pueden representarse usando el algebra de boole a partir de su función lógica generando de forma matemática el funcionamiento del sistema combi nacional. De esta forma cada señal de entrada es una variable de la ecuación lógica de salida. Por ejemplo un sistema combi nacional compuesto exclusivamente por una compuerta AND tendrá dos entradas A y B su función combi nacional será: F= A*B, para una compuerta OR será: F= A+B . Estas operaciones se pueden combinar formando funciones mas complejas. La explicación a lo anterior esta dada dentro de las leyes del algebra de boole, que es en su forma más sencilla con leyes incluidas la siguiente:
ALGEBRA BOOLEANA.
Familias lógicas
Presentado por:
FREDYS ESTEBAN PABA GAZCON
Presentado a:
Presentado por:
FREDYS ESTEBAN PABA GAZCON
Presentado a:
------------------------
Grupo:
TEEI 2
SENA
CENTRO INDUSTRIAL Y DE AVIACION
14/04/09
Grupo:
TEEI 2
SENA
CENTRO INDUSTRIAL Y DE AVIACION
14/04/09
Introducción:
En el siguiente trabajo veremos algunas de las muchas familias lógicas enfocándonos principalmente en las TTL y CMOS, sin olvidar a otras menos importantes alas cuales también nos referiremos. Teniendo en cuenta una breve explicación del funcionamiento de las más importantes aplicaciones en circuitos integrados de cada familia.
Objetivo general.
Como objetivo general resaltamos el hecho de entender cada una de las diferentes, funciones de las familias lógicas en la fabricación de circuitos integrados, así como de aprender a aplicar lo previamente entendido en la realidad por medio de la implementación de circuitos integrados en nuestras diferentes creaciones, todo en pro de la asimilación cabal de toda la información aquí presentada.
Familias lógicas.
_______________________________________________________________
CMOS (complementary metal oxide semiconductor)
CMOS es una de las familias lógicas empleadas en la fabricación de circuitos integrados, y de hecho es la mas usada en la actualidad; su principal característica es que sus circuitos están fabricados con transistores P mos y N mos, los cuales están dispuestos en forma que si no hay energía, el único consumo de la misma que se produzca sea por las corrientes parasitas.
La tecnología utilizada para fabricar la familia de circuitos integrados lógicos CMOS, admite una amplia gama de tensión de alimentación que se halla comprendida entre los 3V y los 15V o más no obstante, se recomienda utilizar un máximo de 12V para evitar un deterioro prematuro. Debido a este amplio rango, los niveles lógicos vienen definidos a su vez por el rango de tensión comprendida aproximadamente entre los 0V y 1/3 Vcc para el estado L (bajo) y los 2/3Vcc y Vcc para el estado H (alto). La tecnología CMOS, dispone de un rango de tensión para su alimentación que como puede verse es más amplio que la familia TTL (la cual se encuentra entre 4'75V y 5'25V), con la ventaja añadida que su consumo es alrededor de 10 veces menor que el obtenido por la familia TTL, incluso así, la cargabilidad, o sea, la capacidad de carga en la salida de una puerta CMOS es de unas 400 frente a las 10 que admite la TTL, el rechazo al ruido es el factor que le hace más utilizada esta familia en la industria. Todas esta ventajas, frente a una menor velocidad de transmisión en cuyo caso la CMOS se ve comprometida, podemos decir que es muy lenta, en casos extremos puede alcanzar los 50Mhz. frente a los 250Mhz. de la serie TTL estándar.
La aplicación mas usada de la familia CMOS es su inversor:
Cuando la entrada es “1” lógico, (como ya dijimos entre 3V y 15V) el transistor de canal N esta conduciendo y el de tipo P no lo está. Es por esto que el transistor N deja pasar la tierra, la cual se convierte en la salida de la compuerta; en lógica: “1” lógico, fue convertido a “0” lógico.
Cuando la entrada es “0” lógico, el transistor de canal P conduce y el de canal N no lo hace, es por esto que la salida del transistor de canal P se convierte en la salida de la compuerta; en lógica: “0” lógico, fue transformado a “1” lógico.
En cualquier estado lógico, un transistor MOS esta encendido mientras el otro esta apagado. Debido a que un transistor siempre esta apagado, la disipación de potencia CC del circuito CMOS es en extremo baja, por lo común del orden de 10 nW. El principal gasto de potencia ocurre cuando el circuito CMOS cambia de estado.
La segunda compuerta mas aplicada de los CMOS es la NAND:
Este consiste en dos transistores de canal P en paralelo y dos de canal N en serie.
Cuando la entrada en A y B es “1”lógico los transistores de canal P no son polarizados; en cambio los de canal N son polarizados ambos, produciendo que estos conduzcan un “0” lógico el cual se va a convertir en la salida de la compuerta.
Cuando la entrada en A es “1” lógico y en B es “0” lógico (o viceversa), unos de los transistores de canal N conduce y otro no lo hace, y dado que están en serie la tierra no es conducida; en cambio siempre y cuando llegue un “0” lógico a “A” o a “B” se van a polarizar cualquiera de los dos transistores de canal P el cual va a conducir va a conducir un “1” logico desde Vdd, convirtiéndose este en la salida de la compuerta.
Cuando la entrada en A y en B es “0” logico los transistores de canal n no son polarizados, en cambio los de canal P lo son ambos, y estos conducen un “1” lógico que se convierte en la salida de la compuerta.
Como ya habíamos dicho anteriormente la principal ventaje de los circuitos CMOS es su bajísimo consumo de potencia, otra ventaja es su facilidad de diseño y el hecho de que su tecnología de fabricación esta ya muy avanzada y por tanto se pueden obtener gran densidad de circuitos a un precio mucho menor; por otra parte la desventaja de estos es su velocidad relativamente baja con respecto a otras familias lógicas, otra desventaja es su susceptibilidad a latch up(tipo de cortocircuito hecho por la creación inadvertida de una resistencia en los MOSFET, la cual dificulta su funcionamiento) y que si el circuito es demasiado pequeño las corrientes parasitas llegan a ser comparables con las dinámicas, lo cual puede producir errores.
TTL (transistor-transistor-logic):
Los circuitos de tecnología TTL se prefijan normalmente con el número 74 (54 en las series militares e industriales). A continuación un código de una o varias cifras que representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito. Con respecto a las familias cabe distinguir:
· TTL : Serie estándar
· TTL-L (low power) : Serie de bajo consumo
· TTL-S (schottky) : Serie rápida (usa diodos Schottky)
· TTL-AS (advanced shottky) : Versión mejorada de la serie anterior
· TTL-LS (low power shottky) : Combinación de las tecnologías L y S (es la familia más extendida)
· TTL-ALS (advanced low power shottky) : Versión mejorada de la serie AS
· TTL-F (FAST : fairchild advanced schottky)
· TTL-AF (advanced FAST) : Versión mejorada de la serie F
· TTL-HC (high speed C-MOS) : Realmente no se trata de tecnología TTL bipolar sino CMOS
· TTL-HCT (high speed C-MOS) : Serie HC dotada de niveles lógicos compatibles con TTL
El circuito mas usa do en la tecnología TTL es su inversor (que tiene el mismo fin que el inversor CMOS con la diferencia de su velocidad):
· Cuando la entrada es “1” lógico, el transistor Q1 se encuentra en polarización inversa de base con emisor, esto produce una corriente desde la base al colector, esta corriente polariza Q2 el cual conduce un positivo hasta Q3 el cual también es polarizado y conduce un “0” lógico a la salida de la compuerta.
· Cuando la entrada es “0” lógico, Vcc atraviesa el transistor Q1, esto produce un flujo de huecos de la base al emisor de Q1; a su vez esto causa la polarización de Q4 por medio de R2, al esta Q4 polarizado, este conduce un “1” lógico a través de D2 convirtiéndose este “1” en la salida de la compuerta.
Puerta NAND en tecnología TTL estándar.
La tecnología TTL se caracteriza por tener tres etapas, siendo la primera la que le nombre:
· Etapa de entrada por emisor: Se utiliza un transistor multiemisor en lugar de la matriz de diodos de DTL.
· Separador de fase: Es un transistor conectado en emisor común que produce en su colector y emisor señales en contratase
· Driver: Está formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.
Esta configuración general varía ligeramente entre dispositivos de cada familia, principalmente la etapa de salida, que depende de si son búferes o no y si son de colector abierto, tres estados (ThreeState), etc. Mayores variaciones se encuentran entre las distintas familias: 74N, 74L y 74H difieren principalmente en el valor de las resistencias de polarización, pero la mayoría de los 74LS (y no 74S) carecen del transistor multiemisor característico de TTL. En su lugar llevan una matriz de diodos Schottky (como DTL). Esto les permite aceptar un margen más amplio de tensiones de entrada, hasta 15V en algunos dispositivos, para facilitar su interface con CMOS. También es bastante común, en circuitos conectados a buses, colocar un transistor pnp a la entrada de cada línea, para disminuir la corriente de entrada y así la cargar menos el bus. Existen dispositivos de interface que integran impedancias de adaptación al bus para disminuir las reflexiones u aumentar la velocidad.
Otras familias lógicas.
A continuación mencionaremos otras familias lógicas muy usadas en la actualidad y que cabe resaltar su importancia:
DTL (diode-transistor-logic):
Las siglas DTL vienen de las iníciales de las palabras inglesas “Diode Transistor Logic”. Es decir estamos tratando con una familia compuesta básicamente por diodos y transistores (sin olvidar a las resistencias). Los diodos se encargan de realizar la parte lógica y el transistor actúa como amplificador inversor. Esta separación de funciones nos permite empezar a estudiar esta familia viendo como se construye la lógica con los diodos.
Empezamos por presentar una puerta AND con diodos:
Cuando una cualquiera de las entradas (o ambas) esté a nivel lógico bajo (Digamos 0.2v) el diodo conectado a dicha entrada estará bien polarizado colocando la salida a un nivel de tensión de 0.9v; o sea, a nivel lógico bajo.
Cuando las dos entradas estén a nivel lógico alto (suponemos 5v), ningún diodo puede conducir, no hay circulación de corriente por la resistencia y de ello se deduce que la salida está a 5v, o sea a nivel lógico alto.
El problema de está puerta así construida es el alto nivel de tensión que requiere para ver un nivel alto (4v lo interpretaría como nivel lógico bajo). La diferencia entre el nivel lógico bajo y alto es muy pequeña (muy baja inmunidad al ruido).
Para obtener una puerta DTL básica (tipo NAND) debemos incluir un par de
diodos a la salida, mejorando de esta forma el aspecto comentado en el párrafo anterior y un transistor que va a restaurar el nivel de tensión perdido por dichos diodos y va a mejorar las características de salida. El circuito completo puede verse en la siguiente figura:
· Cuando unas de las entradas (o ambas) esta a nivel lógico bajo (y/o la otro en alto), el diodo asociado conducía y por tanto colocaba una tensión baja en el punto P esta tensión, hacia que el transistor Q1 entrara en corte ya que su base no esta correctamente polarizada y la salida será a un nivel alto.
· Cuando ambas entradas están a nivel lógico alto, los diodos D1 y D2 no conducirán, por tanto las entradas de los diodos D3 y D4 estarán bien polarizadas, polarizando también la base de Q1 esto lleva al transistor a saturación produciendo una salida de nivel lógico bajo.
RTL (resistor-transistor-logic):
Como su nombre lo indican las puertas de esta familia están hechas con resistencias y transistores bipolares, el esquema básico de una compuerta NOR es el siguiente:
Consideremos las dos entradas en nivel alto, es decir “1” lógico, suponiendo que este nivel alto sea de 3V, entonces tanto Q1 (transistor 1), como Q2 (transistor 2) están saturados, ya que tienen sus bases bien polarizadas, es decir, mas positivas que su emisor y se les suministra suficiente intensidad de base. Con esto se cumple la lógica de la compuerta:
· Si en ambas puertas hay alta entrada ambos transistores estarán saturados y producirán una salida alta; en lógica: “1” y “1” la salida será alta es decir “1”.
· En otro caso colocamos una entrada alta a una y una entrada baja a otra, ¿que pasa?; en principio nada pues uno de los transistores seguirá saturado y este aportara entonces el doble de corriente que en el anterior caso, esta seria la única variación que tendríamos con respecto al caso anterior; en lógica: “1” y “0”, o bien, “0” y “1” producirán “1”.
· El tercer caso seria que colocáramos una entrada baja es decir un “0” lógico a cada entrada, en este caso, las bases de los transistores no estarían adecuadamente polarizadas por lo cual ambos transistores entraran en corte y la salida será baja; en lógica: “0” y “0” producirían “0”.
Combinación de compuertas lógicas.
Cuando observamos un diagrama circuito de circuito lógico en un equipo digital, en realidad no vemos solo una compuerta lógica; estamos mirando una gran cantidad de combinaciones de la mismas, todos los circuitos combi nacionales pueden representarse usando el algebra de boole a partir de su función lógica generando de forma matemática el funcionamiento del sistema combi nacional. De esta forma cada señal de entrada es una variable de la ecuación lógica de salida. Por ejemplo un sistema combi nacional compuesto exclusivamente por una compuerta AND tendrá dos entradas A y B su función combi nacional será: F= A*B, para una compuerta OR será: F= A+B . Estas operaciones se pueden combinar formando funciones mas complejas. La explicación a lo anterior esta dada dentro de las leyes del algebra de boole, que es en su forma más sencilla con leyes incluidas la siguiente:
ALGEBRA BOOLEANA.
LA LOGICA BOOLEANA O ALGEBRA BOOLEANA como es llamada hoy, fue desarrollada por el matemático inglés George boole en el siglo 19. Él basó este concepto en el asumir la existencia de sólo dos cualidades: “verdadero y falso”.
A través de la discusión de las compuertas lógicas fundamentales, hemos mencionado expresiones booleanas que no son más que una descripción de la entrada deseada para obtener la salida deseada. Estas expresiones están basadas en las leyes y teoremas de boole.
El algebra booleana es usada principal mente por los ingenieros desarrolladores, usando este sistema ellos so capaces de crear complicadas compuertas lógicas muy fácilmente. El algebra booleana también hace capaz a los ingenieros de producir la salida deseada con la menor cantidad de compuertas; ya que el espacio, costo y peso son importantes factores ala hora de fabricar un circuito y usualmente es necesaria la menor cantidad de partes posible. La siguiente imagen muestra en la figura A una serie de complicadas compuertas lógicas y en l figura B muestra la simplificación del mismo por medio del algebra booleana y sus leyes.
A través de la discusión de las compuertas lógicas fundamentales, hemos mencionado expresiones booleanas que no son más que una descripción de la entrada deseada para obtener la salida deseada. Estas expresiones están basadas en las leyes y teoremas de boole.
El algebra booleana es usada principal mente por los ingenieros desarrolladores, usando este sistema ellos so capaces de crear complicadas compuertas lógicas muy fácilmente. El algebra booleana también hace capaz a los ingenieros de producir la salida deseada con la menor cantidad de compuertas; ya que el espacio, costo y peso son importantes factores ala hora de fabricar un circuito y usualmente es necesaria la menor cantidad de partes posible. La siguiente imagen muestra en la figura A una serie de complicadas compuertas lógicas y en l figura B muestra la simplificación del mismo por medio del algebra booleana y sus leyes.
La siguiente figura muestra la explicación del pros ceso por medio del cual se simplifico la anterior figura A ala B.
Leyes y teoremas:
Las siguientes son las diferentes leyes y teoremas del algebre de boole:
· Ley de identidad: un termino que es verdad en una de las partes de una expresión, será verdad en todas las partes de la expresión: (A=A y A=A).
· Ley conmutativa: el orden en el cual los términos están escritos no afecta su valor: (AB=BA; A+B=B+A).
· Ley asociativa: un simple estado de igualdad A(BC): ABC o A+(B+C)=A+B+C.
· Ley de Idempotent: un termino hecho AND por si mismo, o hecho OR por si mismo es igual a ese termino: (AA=A o A+A=A).
· Ley doble negativa: un término que es invertido doble es igual al término.
· Ley complementaria: un termino convertido AND este complemento equivale a cero, un termino convertido OR este complemento es igual a uno: (AA=0, A+A=1).
· Ley de la intersección: Un término hecho AND con 1 es igual a 1 y un término hecho AND con 0 es igual a 0: (A · 1=A, A c 0=0).
· Ley de unión: el termino hecho OR con 1 es igual a 1, un termino hecho OR con 0 es igual a 0: (A+1=1, A+0=0).
· Teorema de Demorgan: Este teorema consiste en dos partes: (1) AB = A+B y (2) A+B = A · B.
· Ley distributiva: (1) un termino hecho AND en una expresión parentética (B+C) es igual a ese termino hecho AND con cada termino dentro del paréntesis: A · (B+C)= AB+AC (2) un termino (A) hecho OR por una expresión parentética (B · C) equivale a ese termino hecho OR con cada termino dentro del paréntesis: A+(BC) = (A+B) · (A+C).
· Ley de la unificación: esta ley resulta de la aplicación de varias de las otras leyes: A · (A+B)= A o A+ (AB)= A.
· Ley de identidades comunes: los dos estados A · (A+B)= AB y A + AB= A+B están basados en la ley complementaria.
Conclusión.
Como conclusión podemos anotar el hecho de que las compuertas lógicas son una de las aplicaciones mas importantes de la electrónica hoy día y por tanto no esta de menos decir que Como la velocidad es un factor básico en nuestros días, no lo iba a ser menos en la industria electrónica, en la cual se investigó hasta lograr una nueva familia lógica capaz de satisfacer las dos características más importantes, el consumo y la velocidad. La nueva familia está a medio camino entre la CMOS y la TTL, de las que toma su nombre más común: 74HCTXXXX, y sus variantes en LSI (Long Scale Integration) 74HCTLSXXXX o la 74HCXXXX. De esta forma se obtiene una familia de circuitos integrados lógicos que engloba las características que la industria esperaba.
Leyes y teoremas:
Las siguientes son las diferentes leyes y teoremas del algebre de boole:
· Ley de identidad: un termino que es verdad en una de las partes de una expresión, será verdad en todas las partes de la expresión: (A=A y A=A).
· Ley conmutativa: el orden en el cual los términos están escritos no afecta su valor: (AB=BA; A+B=B+A).
· Ley asociativa: un simple estado de igualdad A(BC): ABC o A+(B+C)=A+B+C.
· Ley de Idempotent: un termino hecho AND por si mismo, o hecho OR por si mismo es igual a ese termino: (AA=A o A+A=A).
· Ley doble negativa: un término que es invertido doble es igual al término.
· Ley complementaria: un termino convertido AND este complemento equivale a cero, un termino convertido OR este complemento es igual a uno: (AA=0, A+A=1).
· Ley de la intersección: Un término hecho AND con 1 es igual a 1 y un término hecho AND con 0 es igual a 0: (A · 1=A, A c 0=0).
· Ley de unión: el termino hecho OR con 1 es igual a 1, un termino hecho OR con 0 es igual a 0: (A+1=1, A+0=0).
· Teorema de Demorgan: Este teorema consiste en dos partes: (1) AB = A+B y (2) A+B = A · B.
· Ley distributiva: (1) un termino hecho AND en una expresión parentética (B+C) es igual a ese termino hecho AND con cada termino dentro del paréntesis: A · (B+C)= AB+AC (2) un termino (A) hecho OR por una expresión parentética (B · C) equivale a ese termino hecho OR con cada termino dentro del paréntesis: A+(BC) = (A+B) · (A+C).
· Ley de la unificación: esta ley resulta de la aplicación de varias de las otras leyes: A · (A+B)= A o A+ (AB)= A.
· Ley de identidades comunes: los dos estados A · (A+B)= AB y A + AB= A+B están basados en la ley complementaria.
Conclusión.
Como conclusión podemos anotar el hecho de que las compuertas lógicas son una de las aplicaciones mas importantes de la electrónica hoy día y por tanto no esta de menos decir que Como la velocidad es un factor básico en nuestros días, no lo iba a ser menos en la industria electrónica, en la cual se investigó hasta lograr una nueva familia lógica capaz de satisfacer las dos características más importantes, el consumo y la velocidad. La nueva familia está a medio camino entre la CMOS y la TTL, de las que toma su nombre más común: 74HCTXXXX, y sus variantes en LSI (Long Scale Integration) 74HCTLSXXXX o la 74HCXXXX. De esta forma se obtiene una familia de circuitos integrados lógicos que engloba las características que la industria esperaba.
No hay comentarios:
Publicar un comentario